CBT (Command Bus Training)
한 줄로 말하면 DRAM의 Command Pin에 들어오는 입력을 최적의 조건에서 채 가기 위해 Training을 한다. 이게 CBT이다. Training은 Vref(CS)과 CA Timing (Setup / Hold Time)에 의해 이루어진다.
**Vref는 세로선으로 데이터를 언제부터 0,1을 나눌지 정하는 값이다. 예를 들어, 0V~5V까지면, 제일 좋은 건 Vref을 2.5V로 정하고 이하는 0 , 초과는 1로 정하게 한다.
**CA Timing(CDC)은 가로선인데 Setup Time과 Hold Time으로 구분할 수 있다. Setup Time은 Data의 Differntial Signal이 만난 시점부터 DQS(=WCK / = CLK)가 Vref에 딱 닿았을 때까지고, Hold Time은 Differntial Signal이 다시 만난 시점까지다.
그래서 Training이라 함은, Vref도 Data Eye의 가운데, CA Timing도 Setup / Hold Timing이 딱 가운데 오게 하는 것이다. 그림이 조금 헷갈릴 수 있는데 느낌만 가지고 가도 좋다.
이 Command Bus는 High, Middle Frequency를 쓰기 전에 Training이 돼 있어야 한다. 그래서 처음에 Power-Up 했을 때 Low Frequency에서 동작할 수 있는 Default Setting인 FSP(Frequency Set Point)에서 FSP[0] Mode에서 Initialize를 진행한다.
CBT는 2가지 Mode가 있는데 MR13 op[6]에서 0,1로 2가지 Mode를 제공한다.
1. op[6]이 0일 땐, CA Timing만 Training 하는 Mode.
2. op[6]이 1일 땐, CA Timing, Vref 둘 다 Training 하는 Mode.
추가적으로 MR16 op[7]에서 Command Address를 Latch 할 CLK의 Edge도 설정 가능하다. Falling Edge일 때 할지, Rising Edge일 때 할지 정할 수 있다.
CBT Sequence
순서는 Version마다 다를 수 있다.
'메모리 반도체 > DRAM' 카테고리의 다른 글
DRAM Die 갯수 (QDP, ODP, 12DP, 16DP, Die 당 구조, Density 늘리는 법) (1) | 2023.11.17 |
---|---|
DRAM DBI (Data Bus Inversion, DBI-AC, DBI-DC ,DBI_RD, DBI_WR, LPDDR, DDR, HBM) (0) | 2023.10.27 |
DRAM ZQ Calibration, ODT (NT-ODT, DDR, ZQ Cal, On Die Termination) (0) | 2023.09.28 |
DRAM Write 동작 (2) | 2023.08.14 |
DRAM Read 동작 ( Read Path, x8, x16, Burst Length, LSA , IOSA, GIO, LIO, SIO) (0) | 2023.06.10 |
댓글