본문 바로가기

일단 제가 준비한 건,267

DRAM DFE (Decision Feedback Equlization, ISI 제거, DDR, LPDDR) #ISI ( Inter-Symbol Interference ) 우리는 신호를 주고받을 때, 여러 Noise가 낀 상태로 신호를 주고받게 된다. 당연하다 디지털 신호를 결국 아날로그 신호를 받아서 변환해야 하기 때문이다. 이걸 어려운 말로 하면, ISI ( Inter-Symbol Interference )로 인해 신호에 왜곡이 생긴다고 한다. ISI란 뭐냐면 쉽게 말해 앞의 신호가 뒤에 오는 신호들에게 영향을 줘서 생기는 신호의 왜곡을 말한다. Data가 '0' 또는 '1'이 들어왔다고 했을 때 해당 신호의 펄스가 시간적으로 확산되어 인접한 다른 Data의 판독을 방해하는 현상이다. 예를 들어 여러 사람이 줄 서서 순서대로 말하는데 앞사람의 말이 끝나기도 전에 뒷사람이 말하는 소리가 겹쳐 뒷사람의 말을 .. 2025. 6. 5.
DRAM Bank Architecture (Bank Mode, 뱅크 구조, Bank 동작, Bank Group, 8Bank, 16Bank, BL/n, tCCD, LPDDR5) # Bank란? 은행은 아니겠죠, Memory 반도체인 DDR안에는 Die라고 하는 것들이 모여 있고 또 하나의 Die는 Bank라는 구조로 나눠져 있다. 이 Bank 안에 다들 알고 있는 1T1C 구조로 Cell이 모여 있다. 반대로 말하면 1T1C가 모여서 Bank를 이루고 Bank가 모여서 DIE를 이루고 DIE가 모여서 하나의 단품 PKG가 된다.메모리 반도체의 구조를 잘 모른다면 아래 글에 있는 그림이라도 보고 오면 더 이해가 쉬울 것이다. 2023.04.13 - [메모리 반도체/DRAM] - 메모리 반도체 DRAM 구조 (LPDDR, Die, BANK, Core, HEX, MAT) 메모리 반도체 DRAM 구조 (LPDDR, Die, BANK, Core, HEX, MAT)DRAM 구조 메모리의.. 2025. 5. 17.
DRAM Data Path (GIO, LIO, SIO, BL, LPDDR, Read/Write) # Data Path DRAM에는 Data (DQ)가 왔다리 갔다리 하는 경로가 있다. 심플한 버전으로 알아보자. 당연히 데이터를 주고받야 하니 데이터가 다니는 길이 필요하다. 비유적으로는 보통 길로 예시를 많이 든다. 우리집에서 부산까지 차 타고 간다 하면, 지하주차장에서 골목길을 빠져나와서 시내 도로를 타고 고속도로를 타고 간다. 이처럼 좁은 길에서 점점 넓은 길로 차가 이동하는 것처럼 데이터도 똑같다. 다른 예시로는 산속의 시냇물이 강으로 흘러가고 강에서 바다로 흘러가는 것처럼 데이터는 이동한다. CPU에서 Read/Write Command를 날리면 DRAM은 옙! 하고 Cell에 있는(사실은 Sense Amp) Data를 Read/Write 한다. 길은 크게 4가지로 나눌 수 있다. Read를 예.. 2025. 4. 19.
시작하기 전에 내 마음 이 글을 쓰는 이유는 제목에서 적었듯이 근 2년간 쉬었던 블로그를 시작하기 전에 내 마인드셋을 정리하기 위함이다. 그러니 짧게 적을 것이다. 현재 나는 반도체 업계에서 엔지니어로 일한 지 만 2년 하고 3개월이 지났다. 앞으로 적어도 20년은 이 일을 더 할거 같다. 하지만 불행히도 나는 다른걸 더 재밌어한다. 그렇다고 현재 직장을 그만둘 생각도 없다. 왜냐면 세상적으로 좋은 회사이기 때문이다. 그래서 고민했다. 그럼 나는 내가 좋아하는 걸 어떻게 해야 할 수 있지? 이 질문의 결론이 카페에 앉아서 이 글을 쓰고 있는 것이다. 엄마가 나에게 해줬던 말이 있다. "아무개야, 네가 하고 싶은 걸 하려면 실력이 있어야 돼" 지당하신 말씀. 내가 하고 싶은 걸 하려면 실력이 있어야 한다. 그래서 실력을 키우기 .. 2025. 4. 11.
DRAM WCK, DQS, Clock의 관계 (LPDDR5, LPDDR4, DQ Strob, RDQS, bps, Hz) WCK WCK란 뭔가?LPDDR4랑 LPDDR5를 간단히 비교하면서 알아보자. LPDDR4에서는 CLK이랑 DQS (DQ Strobe)랑 1:1 관계다. 근데 Data를 주고받는 Speed를 높이려면 자연스레 CLK의 Speed를 엄청 높일 수밖에 없다. 이렇게 되면 Low Power인데 전력을 많이 소모할 수밖에 없다. Data를 주고받지 않을 때도 계속 전력을 소모하기 때문에 이렇게 쓰면 안 된다. 그러니 LPDDR5에서는 CLK를 낮추고 Data를 채갈 때 사용하는 DQS만 높여준 건데 이게 WCK다. 즉, Data를 위한 전용 CLK를 만든 것이다. LPDDR4에서는 DQS라 부르고, LPDDR5에서는 WCK라고 부른다. Write할 때 Data랑 같이 보내는 Strobe 신호가 WCK(Write.. 2023. 11. 24.

티스토리툴바