Die와 AP의 관계
DRAM을 보면 Package 안에 몇 개의 Die가 들어가 있는지에 따라서 Density가 달라진다.
Die를 이용하여 메모리 크기를 만드는 조합은 여러 가지가 될 수 있다. DRAM은 CPU(AP)와 Channel이라는 통로로 연결(Mapping) 돼 있다. Qualcomm, MediaTek, Samsung과 같은 회사에서 Mobile AP를 만드는데 LPDDR과 AP마다 연결 된 Channel의 수는 다르지만 기본 4개의 Channel로 연결 돼 있다고 하자. 아래 그림은 Channel (A, B, C, D) 이렇게 4개의 Channel이 Die들에 연결 돼 있는 그림이다.
Density를 늘리기 위해 여러 방법을 사용하는데 그중 하나가 Die의 수를 늘리는 것이다.
(용어가 어렵다면 아래 글을 참조 바란다)
2023.04.13 - [내가 하는 전공 공부/DRAM] - DRAM 구조 (LPDDR5, Die, BANK, Core, HEX, MAT)
Memory Size
자 그럼 4개의 Channel을 기준으로 메모리의 사이즈가 어떻게 결정되는지 알아보자.
일단 기본 조건은 4 Channel이고 Channel당 DQ의 Path는 x16으로 고정이다. Read / Write Command에 x16이 고정적으로 나와야 한다는 말이다.
(참고* 높은 추상화순으로 보면 CH (Channel) >>> CS (Chip Select) >>> Die이다)
QDP
먼저 QDP(Quarter Die Package)라고 하면 4개의 Die가 존재하는 것이다. 근데 우리는 4개의 Channel이 있으니 Die와 Channel이 1:1 매칭이 된다. 그러니 Channel 당 x16의 DQ가 나와야 하니, 1개의 CS(Chip Select)이 존재하고 Die는 x16자재로 4개가 있으면 된다.
만약 Die당 16Gbit이면 이 Package는 8GB의 RAM이 된다. 왜냐면 16Gbit이면 2GB이고 4개가 있으니 8GB가 된다.
ODP
ODP (Octa Die Package)는 8개의 Die가 있다는 말이다. Channel과 Chip Select과 x8, x16의 조합으로 8개의 Die를 만드는 방법은 2가지가 있다.
방법 1. DQ Path를 나눠서 늘리는 법
-. 1CS x 8
1개의 Chip Select에 x8로 나눠서 사용한다.
만약 Die 당 16Gb이라고 한다면 4개가 있을 때는 8GB지만 8개가 있다면 16GB로 Density는 2배가 된다.
방법 2. Chip Select을 늘리는 법
-. 2CS x16
Chip Select의 수를 하나 더 늘려서 사용한다. X16으로 사용할 수 있다.
12DP
12DP는 말 그대로 Die가 12개가 있는 것이다. 이건 조금 독특하다. 12개면 Channel당 3개의 Die가 묶여야 한다. 근데 우리는 x8 아니면 x16을 사용해야 하는데 어떻게 할까?
정답은 두 개 다 사용하는 것이다. Chip Select을 늘리고 DQ Path를 나눠서 Die를 늘려서 Density를 늘리는 것이다.
자 그럼 16DP를 생각하긴 쉽다. 말로 하자면 2CS x8이면 16개의 Die를 얻을 수 있다. RAM의 Size를 결정하는 건 이런 구조를 이용해서 Die 당 Density가 어떻게 되냐에 따라서 결정된다.
이번 아이폰 15를 예를 들면, RAM이 8GB이라고 한다. 만약 Die 당 Density가 8Gbit이라고 하자, 그러면 어떤 구조를 따라야 할까?
8Gbit이 8GByte가 되려면 8개의 Die가 필요하다는 걸 알 수 있다. 그러면 ODP의 구조를 따를 것인데 위에서 ODP를 만드는 방법은 2가지다. 위 2가지 방법 중에 어느 구조를 따랐는지는 알 수 없지만 대강 "아 저 2개 구조중에 하나의 구조를 택했구나 알 수 있다."
만약 Die 당 Density가 4Gbit이라고 한다면 어떻게 될까, 16개의 Die가 있어야 8GByte를 만들 수 있다는 걸 알 수 있다. 그러면 "아 2CS x8 16DP의 구조로 만들었구나" 알 수 있는 것이다.
이상으로 Die를 이용해서 Package Size를 늘리는 법과 그 구조에 대해 알아봤다.
'메모리 반도체 > DRAM' 카테고리의 다른 글
DRAM WCK, DQS, Clock의 관계 (LPDDR5, LPDDR4, DQ Strob, RDQS, bps, Hz) (2) | 2023.11.24 |
---|---|
DRAM DBI (Data Bus Inversion, DBI-AC, DBI-DC ,DBI_RD, DBI_WR, LPDDR, DDR, HBM) (0) | 2023.10.27 |
DRAM CBT (Command Bus Training, CBT Sequence, Vref, CA timing, CDC) (1) | 2023.10.21 |
DRAM ZQ Calibration, ODT (NT-ODT, DDR, ZQ Cal, On Die Termination) (0) | 2023.09.28 |
DRAM Write 동작 (2) | 2023.08.14 |
댓글