반응형
Recently Post
- DRAM WCK, DQS, Clock의 관계 (LPDDR5, LPDDR4, DQ Strob, RDQS, bps, Hz) WCK WCK란 뭔가? LPDDR4랑 LPDDR5를 간단히 비교하면서 알아보자. LPDDR4에서는 CLK이랑 DQS (DQ Strob)랑 1:1 관계다. 근데 Data를 주고받는 Speed를 높이려면 자연스레 CLK의 Speed를 엄청 높일 수밖에 없다. 이렇게 되면 Low Power인데 전력을 많이 소모할 수밖에 없다. Data를 주고받지 않을 때도 계속 전력을 소모하기 때문에 이렇게 쓰면 안 된다. 그러니 LPDDR5에서는 CLK를 낮추고 Data를 채갈 때 사용하는 DQS만 높여준 건데 이게 WCK다. 즉, Data를 위한 전용 CLK를 만든 것이다. LPDDR4에서는 DQS라 부르고, LPDDR5에서는 WCK라고 부른다. 근데 CLK를 낮추면 Command Address Pin의 속도가 낮아질 텐..
- DRAM Die 갯수 (QDP, ODP, 12DP, 16DP, Die 당 구조, Density 늘리는 법) Die와 AP의 관계 DRAM을 보면 Package 안에 몇 개의 Die가 들어가 있는지에 따라서 Density가 달라진다. Die를 이용하여 메모리 크기를 만드는 조합은 여러 가지가 될 수 있다. DRAM은 CPU(AP)와 Channel이라는 통로로 연결(Mapping) 돼 있다. Qualcomm, MediaTek, Samsung과 같은 회사에서 Mobile AP를 만드는데 LPDDR과 AP마다 연결 된 Channel의 수는 다르지만 기본 4개의 Channel로 연결 돼 있다고 하자. 아래 그림은 Channel (A, B, C, D) 이렇게 4개의 Channel이 Die들에 연결 돼 있는 그림이다. Density를 늘리기 위해 여러 방법을 사용하는데 그중 하나가 Die의 수를 늘리는 것이다. (용어가 ..
- DRAM DBI (Data Bus Inversion, DBI-AC, DBI-DC ,DBI_RD, DBI_WR, LPDDR, DDR, HBM) DBI (Data Bus Inversion) DDR4, LPDDR3에서부터 Data를 주고받을 때(Read / Write) 전력 소모를 줄이기 위해 적용된 Scheme이다. 결론부터 간단히 말하면, Low(0) 또는 High(1)의 수에 따라 전력을 덜 쓰게 반전(Inversion)시켜서 보내는 것이다. 즉, 목적은 전력을 덜 쓰게 만드는 게 포인트다. 약 20~30%의 전력소모를 줄일 수 있다고 한다. 하지만 Read/Write시에 Latency가 발생한다는 단점이 있다. 예를 들어 Low(0)을 보낼 때 전력을 더 많이 소모한다고 하고 High(1) 일 때는 전력을 안 쓴다고 해보자. 만약 Data 0000_0111을 보내야 된다면 0의 개수가 5개고 1이 3개이니 데이터를 반전시켜서 1111_100..
- DRAM CBT (Command Bus Training, CBT Sequence, Vref, CA timing, CDC) CBT (Command Bus Training) 한 줄로 말하면 DRAM의 Command Pin에 들어오는 입력을 최적의 조건에서 채 가기 위해 Training을 한다. 이게 CBT이다. Training은 Vref(CS)과 CA Timing (Setup / Hold Time)에 의해 이루어진다. **Vref는 세로선으로 데이터를 언제부터 0,1을 나눌지 정하는 값이다. 예를 들어, 0V~5V까지면, 제일 좋은 건 Vref을 2.5V로 정하고 이하는 0 , 초과는 1로 정하게 한다. **CA Timing(CDC)은 가로선인데 Setup Time과 Hold Time으로 구분할 수 있다. Setup Time은 Data의 Differntial Signal이 만난 시점부터 DQS(=WCK / = CLK)가 Vre..
- DRAM ZQ Calibration, ODT (NT-ODT, DDR, ZQ Cal, On Die Termination) ODT (On Die Termination) ZQ Calibration을 이해하기 전에 ODT(On Die Termination)에 대해 이해가 필요하다. 간단하게 아래 그림에서 파란색 점에 걸리는 전압의 Swing을 보자. VDDQ 전압이 그대로 다 걸릴 것이다. CPU가 DRAM한테 Read Command를 던져지면 DRAM은 전압을 통해 신호를 전달할 것이다. VDDQ만큼 전압을 준다고 가정해 보자. 근데 우린 "반사파(Reflection)"라는 개념을 인지해야 한다. 전압을 저렇게 던지면 신호가 잘 가다가 어디에 부딪쳐서 반사파를 발생하고 SI(Signal Integrity)가 틀어진다. 즉 신호가 깨끗하지 못하다. Noise가 낀다는 말이다. 그래서 나온 게 ODT다. 즉 저항을 달아주는 것이다..